發(fā)布時(shí)間:2016-05-31 19:10:31
輸入和輸出端的導(dǎo)線應(yīng)盡量避免相鄰平行。在 PCB 布線時(shí),相鄰層的走線方向成正交結(jié)構(gòu),避免將不同的信號線在相鄰層走成同一方向,以減少不必要的層間竄擾。當(dāng) PCB 布線受到結(jié)構(gòu)限制(如某些背板)難以避免出現(xiàn)平行布線時(shí),特別是在信號速率較高時(shí),應(yīng)考慮用地平面隔離各布線層,用地線隔離各信號線。相鄰層的走線方向示意圖如下圖。
在PCB布線時(shí),為了避免布線產(chǎn)生的“天線效應(yīng)”,減少不必要的干擾輻射和接收,一般不允許出現(xiàn)一端浮空的布線形式,否則可能帶來不可預(yù)知的結(jié)果。
要防止信號線在不同層間形成自環(huán)。在多層板設(shè)計(jì)中容易發(fā)生此類問題,而自環(huán)將引起輻射干擾。
1. 使走線長度盡可能的短
在 PCB 布線時(shí),應(yīng)該使走線長度盡可能的短,以減少由走線長度帶來的干擾問題
2. 調(diào)整走線長度
數(shù)字電路系統(tǒng)對時(shí)序有嚴(yán)格的要求,為了滿足信號時(shí)序的要求,對PCB上的信號走線長度進(jìn)行調(diào)整已經(jīng)成為PCB設(shè)計(jì)工作的一部分。
走線長度的調(diào)整包括以下兩個(gè)方面的要求。
走線長度的調(diào)整常采用的是蛇形線的方式。
在PCB布線時(shí),盡量控制走線分支的長度,使分支的長度盡量短,另外一般要求走線延時(shí)tdelay≤trise/20,其中trise是數(shù)字信號的上升時(shí)間。走線分支長度控制示意圖
在PCB布線時(shí),走線拐彎是不可避免的,當(dāng)走線出現(xiàn)直角拐角時(shí),在拐角處會產(chǎn)生額外的寄生電容和寄生電感?走線拐彎的拐角應(yīng)避免設(shè)計(jì)成銳角和直角形式,以免產(chǎn)生不必要的輻射,同時(shí)銳角和直角形式的工藝性能也不好?要求所有線與線的夾角應(yīng)大于等于135°?在走線確實(shí)需要直角拐角的情況下,可以采取兩種改進(jìn)方法:一種是將90°拐角變成兩個(gè)45°拐角;另一種是采用圓角?圓角方式是最好的,45°拐角可以用到10GHz頻率上?對于45°拐角走線,拐角長度最好滿足L≥3W?
為了避免不理想返回路徑的影響,可以采用差分對走線。為了獲得較好的信號完整性,可以選用差分對走線來實(shí)現(xiàn)高速信號傳輸。前面介紹的LVDS電平的傳輸采用的就是差分傳輸線的方式。
1. 差分信號傳輸優(yōu)點(diǎn):
2. 差分信號的缺點(diǎn):
PCB上的差分對走線如下圖
3. 設(shè)計(jì)差分對走線時(shí),要遵循以下原則。
在高速數(shù)字電路PCB和射頻電路PCB中,對PCB導(dǎo)線的阻抗是有要求的,需要控制PCB導(dǎo)線的阻抗。在PCB布線時(shí),同一網(wǎng)絡(luò)的線寬應(yīng)保持一致。由于線寬的變化會造成線路特性阻抗的不均勻,對高速數(shù)字電路傳輸?shù)男盘枙a(chǎn)生反射,故在設(shè)計(jì)中應(yīng)該盡量避免出現(xiàn)這種情況。在某些條件下,如接插件引出線、BGA封裝的引出線等類似的結(jié)構(gòu)時(shí),如果無法避免線寬的變化,應(yīng)該盡量控制和減少中間不一致部分的有效長度。
在高速數(shù)字電路中,當(dāng)PCB布線的延遲時(shí)間大于信號上升時(shí)間(或下降時(shí)間)的1/4時(shí),該布線即可以看成傳輸線。為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配,可以采用多種形式的終端匹配方法,所選擇的匹配方法與網(wǎng)絡(luò)的連接方式和布線的拓?fù)浣Y(jié)構(gòu)有關(guān)。
在模擬電路的PCB設(shè)計(jì)中,保護(hù)走線被廣泛地使用,例如,在一個(gè)沒有完整的地平面的兩層板中,如果在一個(gè)敏感的音頻輸入電路的走線兩邊并行走一對接地的走線,串?dāng)_可以減少一個(gè)數(shù)量級。
在數(shù)字電路中,可以采用一個(gè)完整的接地平面取代接地保護(hù)走線,接地保護(hù)走線在很多地方比完整的接地平面更有優(yōu)勢。
根據(jù)經(jīng)驗(yàn),在兩條微帶線之間插入兩端接地的第三條線,兩條微帶之間的耦合則會減半。如果第三條線通過很多通孔連接到接地平面,則它們的耦合將進(jìn)一步減小。如果有不止一個(gè)地平面層,則要在每條保護(hù)走線的兩端接地,而不要在中間接地。
注意:在數(shù)字電路中,如果兩條走線之間的距離(間距)足夠并允許引入一條保護(hù)走線,那么兩條走線相互之間的耦合通常已經(jīng)很低了,也就沒有必要設(shè)置一條接地保護(hù)走線了。
在PCB布線時(shí),布線長度不得與其波長成整數(shù)倍關(guān)系,以免產(chǎn)生諧振現(xiàn)象。
1.布線范圍
布線范圍尺寸要求如表,包括內(nèi)外層線路及銅箔到板邊、非金屬化孔壁的尺寸。
板外形要素 | 內(nèi)層線路及銅箔 | 外層線路及銅箔 | ||
距邊最小尺寸 | 一般邊 |
≥0.5(20) |
≥0.5(20) |
|
導(dǎo)槽邊 |
≥1(40) |
導(dǎo)軌深+2 | ||
拼板分離邊 | V槽中心 | ≥1(40) | ≥1(40) | |
郵票孔邊 | ≥0.5(20) | ≥0.5(20) | ||
距非金屬化孔壁 最小尺寸 |
一般孔 | 0.5(20)(隔離圈) | 0.3(12)封孔圈 | |
單板起拔扳手軸孔 | 2(80) | 扳手活動(dòng)區(qū)不能布線 |
2. 布線的線寬和線距
在組裝密度許可的情況下,應(yīng)盡量選用較低密度布線設(shè)計(jì),以提高無缺陷和可靠性的制造能力。目前一般廠家加工能力為:最小線寬為0.127mm(5mil),最小線距為0.127mm(5mil)。常用的布線密度設(shè)計(jì)參考如表。
名稱 | 12/10 | 8/8 | 6/6 | 5/5 |
線寬 | 0.3(12) | 0.2(8) | 0.15(6) | 0.127(5) |
線距 | 0.25(10) | |||
線焊盤距 | ||||
焊盤間距 |
3. 導(dǎo)線與片式元器件焊盤的連接
連接導(dǎo)線與片式元器件時(shí),原則上可以在任意點(diǎn)連接。但對采用再流焊進(jìn)行焊接的片式元器件,最好按以下原則設(shè)計(jì)。
a. 對于采用兩個(gè)焊盤安裝的元器件,如電阻、電容,與其焊盤連接的印制導(dǎo)線最好從焊盤中心位置對稱引出,且與焊盤連接的印制導(dǎo)線必須具有一樣寬度。對線寬小于0.3mm(12mil)的引出線可以不考慮此條規(guī)定。
b. 與較寬印制線連接的焊盤,中間最好通過一段窄的印制導(dǎo)線過渡,這一段窄的印制導(dǎo)線通常被稱為“隔熱路徑”,否則,對于2125(英制即0805)及其以下片式類SMD,焊接時(shí)極易出現(xiàn)“立片”缺陷。具體要求如圖。
4. 導(dǎo)線與SOIC,PLCC,QFP,SOT等器件的焊盤連接
連接線路與SOIC,PLCC,QFP,SOT等器件的焊盤時(shí),一般建議將導(dǎo)線從焊盤兩端引出,如圖。
5. 線寬與電流的關(guān)系
當(dāng)信號平均電流比較大時(shí),需要考慮線寬與電流的關(guān)系,具體參數(shù)可以參考下表。在PCB設(shè)計(jì)加工中常用oz(盎司)作為銅箔的厚度單位。1oz銅厚定義為一平方英寸面積內(nèi)銅箔的重量為一盎,對應(yīng)的物理厚度為35μm。當(dāng)銅箔作為導(dǎo)線并通過較大電流時(shí),銅箔寬度與載流量的關(guān)系應(yīng)參考表中的數(shù)據(jù)降額50%去使用。
焊盤中心孔要比元件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于(d+1.2mm),其中d為引線孔徑。對高密度的數(shù)字電路,焊盤最小直徑可?。╠+1.0mm)。
1. 電源線設(shè)計(jì)
盡量加粗電源線寬度,減少環(huán)路電阻。同時(shí),使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致,這樣有助于增強(qiáng)抗噪聲能力。
2. 地線設(shè)計(jì)
數(shù)字地與模擬地分開。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地,實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地,地線應(yīng)短而粗,高頻元件周圍盡量用柵格狀的大面積銅箔。
接地線應(yīng)盡量加粗。若接地線用很細(xì)的線條,則接地電位隨電流的變化而變化,使抗噪聲性能降低。因此應(yīng)將接地線加粗,使它能通過三倍于印制板上的允許電流。如有可能,接地線應(yīng)在2~3mm以上。
只由數(shù)字電路組成的印制板,其接地電路構(gòu)成閉環(huán)能提高抗噪聲能力。
轉(zhuǎn)載請注明來源:www.51zhaopengyou.cn
關(guān)注微信